Decoder, Multiplexer og Demultiplexer

Dette verktøyet modellerer dekoder- og multiplexing/demultiplexing-nettverk som brukes i digital logikkdesign. Det godtar kjerneinnganger som ordbredde, antall utvalg bits, modus og aktiveringssignaler. Utdata inkluderer en sannhetstabell, utgangsmapping og avledede ligninger for den valgte konfigurasjonen.
Kjernelogikk er deterministisk og regelbasert. Påkrevde innganger inkluderer ordbredde, utvalgs-bits, data-innganger og modus. Valgfrie funksjoner støtter inverterte enable og blandede ordbredder. Det genererer full sannhetstabell, rutekart og algebraiske uttrykk, og sikrer konsistente representasjoner på tvers av konfigurasjoner. Validering sørger for at utvalg ligger mellom 0 og 2^n - 1 og at ordbredden er minst 1. Algoritmer teller alle 2^n utvalgs-tilstander og bruker standard MUX-/DEMUX-regler: for en MUX er utgangen lik datainngangen indeksert av utvalget; for en DEMUX driver den enkelte inngang til nøyaktig én utgang. Enable-styring påvirker utganger når til stede. Kanttilfeller inkluderer manglende innganger, utvalg utenfor området og inkonsistente dataslengder; verktøyet gir klare diagnostikker.