VHDL Formatter

VHDL Formatter omformer uens VHDL-kildekode til et konsekvent og læsbart layout, der er egnet til gennemgang og samarbejde. Den henvender sig til hardwareingeniører, RTL-udviklere, studerende og designteams, der producerer VHDL-entiteter, arkitekturer, processer og testbænke. Tjenesten accepterer rå VHDL-tekst og returnerer et standardiseret layout, der reducerer tvetydighed ved kodegennemgange og fremskynder onboarding af nye teammedlemmer.
Koncepter udfører værktøjet en leksikal analyse for at tokenisere VHDL-input, hvorefter en deterministisk omformaterer anvendes, der bevarer semantik, mens mellemrum, indryk og linjeskift justeres. Brugere kan vælge en stilforuddefineret eller tilpasse indrykningen, maksimal linjelængde og nøgleordsjustering. Det lægger vægt på blokafgrænsninger (Entity, Architecture, Process) og passende afstand omkring operatorer.
Den unikke værdi ligger i at kombinere VHDL-2008-kompatible regler med muligheder for at bevare kommentarer og pragmas samt en ikke-destruktiv formatering, der kan køres igen uden at ændre kommentarer eller pragmas. Det understøtter typiske konstruktioner som generate-sætninger, case-sætninger og port-maps og kan justeres til meningsbærende tokens. Anvendelseseksempler inkluderer pre-commit-formattering, kodegennemgang og standardisering inden for et team.
Kernefunktioner inkluderer konfigurerbar indrykning (2 eller 4 mellemrum), wrap-håndtering efter max_line_length, bevaring af kommentarer, valgfri nøgleordsjustering, udjævning af Begin/End-blokke og støtte til almindelige VHDL-2008-konstruktioner som generate-sætninger og rekordtyper. Der tilbydes også stilforudindstillinger (kompakt, udvidet) og muligheden for at bevare brugerdefinerede pragmas. Den vurderer ikke semantik, men leverer en deterministisk, reproducerbar output, ideel til kodegennemgang og repo-standards.