FSM Checker

Le FSM Checker valide les modèles de machines à états finis pour la cohérence, le déterminisme, l'accessibilité et l'acceptation du langage. Il s'adresse aux ingénieurs logiciel, praticiens des méthodes formelles, aux enseignants et aux concepteurs de protocoles qui modélisent des analyseurs, des protocoles de communication ou des automates de workflow. Étant donné une définition de machine et des chaînes de test optionnelles, il indique l'acceptation ou le rejet, identifie les problèmes structurels et fournit des diagnostics utiles pour le débogage des automates.

Conceptionnellement, l'outil construit un graphe orienté des états et des transitions étiquetées, valide les références et simule des chaînes d'entrée pour déterminer l'acceptation. Si un NFA est fourni, il applique la construction de sous-ensembles pour générer un DFA équivalent pour les tests. Sa valeur unique réside dans la détection précoce des états non définis ou inaccessibles, des transitions manquantes dans un DFA et du non-determinisme, ce qui réduit le temps de débogage. Il prend en charge les tests par lots et peut proposer un DFA équivalent minimisé sur demande.

Les cas d'utilisation incluent la vérification des tokenizers, des diagrammes d'états de protocole ou d'automates finis utilisés dans la vérification logicielle; les résultats incluent des résultats d'acceptation par chaîne, des chemins diagnostiques et un score de validité global. L'outil produit des diagnostics détaillés pour les développeurs et les enseignants, avec des options d'exportation des résultats pour les revues ou la documentation.